期刊论文

Design and Implementation of DDR2 SDRAM Controller Interface on FPGA

中文

计算机测量与控制

1671-4598

2016

24

12

119-121

10.16526/j.cnki.11-4762/tp.2016.12.034

湖南省教育厅一般科研项目（13C1162） 湖南省教育厅优秀青年项目（20158251） 中南林业科技大学校级大学生创新项目.

本校为第一机构

DDR2 SDRAM是第二代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用;DDR2芯片的控制较为复杂,为了解决DDR2芯片的驱动及功能验证问题,在介绍了其特点和工作机制的基础上,提出了一种简化的工作流程图,进而给出该控制器的总体设计、FPGA器件的引脚分配及验证方法;其中验证方法采用Verilog HDL,硬件描述语言构建了DDR2控制器IP软核的测试平台,通过ModelSim软件对DDR2仿真模型测试无误后,再使用QuartusII软件的嵌入式逻辑分析仪工具SignalTap II抓取FPGA开发板实时信号;开发板上的验证结果表明:DDR2芯片初始化成功;其引脚上有稳定的读写数据;在双沿时钟频率20...

DDR2 SDRAM, as the second generation dynamic random memory, is applied widely because of its large capacity, high speed and good compatibility. Because the control of DDR2 chip is more complex, a simplified work flow chart based on its characteristics and working mechanism is proposed to solve the problem of chip driver and/unction verification for DDR2. Furthermore, the overall design, ver- ification method and pin assignment of DDR2.controller in FPGA device are given. A test platform of the DDR2 controller IP core is built u- sing Verilog HD...